61-088565

FIELD-EFFECT TYPE TRANSISTOR

Patent Number:

JP61088565

Publication date:

1986-05-06

Inventor(s):

HAYASHI HISAO

Applicant(s)::

SONY CORP

Requested Patent:

JP61088565

Application Number: JP19840209549 19841005

Priority Number(s):

IPC Classification:

H01L29/78; H01L27/12; H01L29/52

EC Classification:

Equivalents:

Abstract

PURPOSE:To reduce the area of a FET by oppositely arranging an electrode shorter than the length of a gate electrode to said gate electrode through a channel region and an insulating film and connecting said short electrode to a drain region.

CONSTITUTION:A gate electrode 5 is formed onto a channel region 4C between a source region 4S and a drain region 4D through a gate insulating film 6. A second drain electrode 2 shorter than the electrode 5 is disposed oppositely to the electrode 5 through the region 4C and an insulating film 3. The electrode 2 is connected to a drain electrode 8. In such constitution, apparent channel length is shortened and a mutual conductance value is increased when positive gate voltage is applied to the electrode 5. Accordingly, the mutual conductance value can be kept at a fixed value even when channel width is shortened, thus reducing an element area.

Data supplied from the esp@cenet database - I2

®日本国特許庁(JP)

母 公 開 特 許 公 報 (A) 昭61-88565

Solnt Ci ⁴

識別記号

庁内整理番号

每公開 昭和61年(1986)5月6日

H 01 L 29/78 27/12 29/52 8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全5頁)

の発明の名称

電界効果型トランジスタ

②特 頭 昭59-209549

②出 願 昭59(1984)10月5日

79発 明 者

久 雄

東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑪出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番35号

仍代 理 人 弁理士 小 池 晃 外1名

明細書

1.発明の名称

電界効果型トランジスター

2.特許請求の範囲

絶様性基体上の薄膜半導体層に形成したソース、トレイン領域と、チャンネル領域と絶縁膜を介して配されたゲート電極を有する電界効果型トランシスタにおいて、上記ゲート電極の長さより短い電極が上記チャンネル領域と絶縁膜を介して上記ゲート電極と対向配置され、かつ上記長さの短い電極が上記ドレイン領域と接続されてなる電界効果型トランジスタ。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は絶録性基体上に初膜半導体層を被着形成してなる電界効果型トランジスタに関する。.

〔従来の技術〕

従来より、石英ガラス等の絶録性基板上にシリコン(Si)等の半導体消膜を被消形成してなる薄膜トランジスタ(TFT)が一般に知られている。

この薄膜トランジスタは、通常、電界効果型トランジスタであり、ドレイン・ソース間の電圧 Vosを一定とした場合に、ドレイン電流 Ip がゲート電圧 Vc によって制御されるものである。相互コンダクタンス gm は上記ドレイン電流 Ip とゲート電圧 Vc の比、すなわち、

 $g_{m}=I_{p}/V_{G}$ ………………第1式 で表される。また、ドレイン電流 I_{p} は次式によ り表される。

ID & W/L・A ……………第2式
ここで、Wはチャンネル領域の幅いわゆるチャン
ネル幅であり、Lは該チャンネル領域の長さいわ
ゆるチャンネル長である。なお、Aは、ゲート
総
綾腹の膜厚 d と半導体層中のキャリアの移動 取 μ
から決定される定数である。

すなわち、上配第1式および第2式から明らかなように、相互コンダクタンスgmは、ゲートで EVcが一定の場合には、チャンネル幅W,チャンネル長L,ゲート絶談膜の膜厚は,およびキャリアの移動皮μによって定められることになる。

(発明が解決しようとする問題点)

ところで、近年、集積回路(IC)の高密度化に 伴って、一素子当りの案子形成面積を小さくして 集積度を上げることが要望されている。しかしな がら、上述したような従来の電界効果型トランジ スタでは、案子形成面積を小さくすべくチャンネ ル幅Wを短くすると、他の条件が同じであっても ドレイン電流 Ipが 減少し相互コンダクタンス gm の値が小さくなってしまう。このため、相互コン ダクタンス gm を所定値に保ち、かつ妻子形成面 積を小さくするには、チャンネル幅W以外の条件 を変化させれば良いが、これは容易なことではな

また、Nチャンネル型の電界効果型トランジスタにおいて、負のゲート電圧 Vc を印加した場合のドレイン電流 Ip、 すなわちリーク電流はやや大きいものとなっていた。

そこで、本発明は、上述した従来の問題点に鑑 みて提案されたものであり、相互コンダクタンス gmの値を小さくすることなく電界効果型トラン

るチャンネルとは別のチャンネルが形成される。 (実施例)

以下、本発明に係る電界効果型トランスタの一実施例について、図面を用いて詳細に説明する。最初に、本実施例の電界効果型トランスタの概略の存成について、第1図を参照したかから説明する。が一ト電極5の長されたチャンは、上記チャンネル領域4Cと絶縁膜3で介してより短くCと絶縁膜3で介に、上記チャンネル領域4Cと絶縁膜3で介に、上記ゲート電極5の長されて、2を2は、上記ゲート電域4Cと絶縁膜3で、更に、上記ゲース領域4D側にはドレイン電極8がそれぞれ形成されており、上記第2ドレイン電極2は眩ドレイン電極8と接続されている。

次に、上述したような構成を有する本実施例の 電界効果型トランジスタを具体的に、第2図〜第 4 図の製造工程を順に示す概略断面図を用いて説 明する。 ジスタの素子形成面積を小さくすることを目的とする。また、Nチャンネル型の電界効果型トランジスタにおけるリーク電流を減少させることを他の目的とする。

〔問題点を解決するための手段〕

本発明に係る電界効果型トランジスタは上述した目的を達成するために、絶縁性基体上の薄膜半導体層に形成したソース、ドレイン領域と、チャンネル領域と絶縁膜を介して配されたゲート電極を有する電界効果型トランジスタにおいて、上記ゲート電極の長さより短い電極が上記チャンネル領域と絶縁膜を介して上記ゲート電極と対向配置され、かつ上記長さの短い電極が上記ドレイン領域と接続されてなるととを特徴とするものである。(作用)

本発明によれば、ゲート電極より長さが短かく チャンネル領域と絶縁膜を介して該ゲート電極と 対向配置され、かつドレイン領域と接続された電 極を設けることにより、チャンネル領域中の該電 極と対向する部分にゲート電圧によって形成され

まず、第2図に示すように、石英ガラス等の絶 緑性基板1上に不純物としてたとえばリン(P)を 添加した不純物添加多結晶シリコン層をCVD(化学気相成長)法等により被着形成した後に、パ ターンエッチングを行って第2ドレイン電極2を 形成する。次に、二酸化シリコン(SiO₂)等の絶 緑膜3を形成する。そして、この絶縁膜3上に多 結晶シリコン層をCVD法等により被着形成した 後に、パターンエッチングを行って能動領域4を 形成する。

続いて、二酸化シリコン等の絶録膜を形成し、不純物としてたとえばリン(P)を添加した不純物添加多結晶シリコン層を形成した後に、パターンエッチングを行って、第3図に示すように、ゲート電極5 およびゲート絶録膜6を形成する。

続いて、ゲート電極 5 およびゲート絶録膜 6 を拡散マスクとするいわゆるセルフアライン法等により、多結晶 シリコンからなる能動領域 4 に不純物を拡散し、第4 図に示すように、低抵抗(N⁺)のソース領域 4 D を形成

する。これらのソース領域 4 S と F レイン領域 4D との間のゲート下部領域はトランジスタ素子の動作中にチャンネルが形成されるチャンネル領域 4C となる。そして、更に電極となるアルミニウム (All を被磨形成しパターンエッチングを行い、ソース 電極 7 およびドレイン電極 8 をそれぞれ形成する。なお、上記第2 F レイン電極 2 と F レイン電極 8 とは電気的に接続されている。

とのようにして製造された本実施例の電界効果型トランジスタはNチャンネル型であり、上記第2ドレイン電極2はゲート電極5よりも長さが短かく、絶縁膜3とチャンネル領域4Cを介して該ゲート電極5と対向配置されている。また、上記第2ドレイン電極2とドレイン電極8とは電気的に接続されているため、等電位となる。

上述した電界効果型トランジスタは、通常、第 1図に示すように、ソース電極了を接地するとと もに、ドレイン電極8に正のドレイン・ソース間 電圧Vpsを印加して動作させる。そして、ゲート 電極5に印加するゲート電圧Vcの極性に応じて

た第2式からも明らかなよりに、ドレイン電流Ip は増加する。この結果、ゲート電圧Vcに対する ドレイン電流Ipの変化は第5図の伝達特性図に 示すようになり、実線で示すな線で示す従来の電界 型トランシスタによれば、破で示す従来の電界 効果型トランシスタと比べ、ドレイン電流Ip が増加することにより、前述した第1式から明ら かなように、相互コンダクタンス8mの値も大き くなる。これは、特に、ソース・ドレイン間の に というに対してゲート電圧Vcが小さい場合に、 大きた効果がある。

一方、ゲート電極5に負のゲート電圧Vc を印加した場合には、チャンネル領域4Cは非導通状態となる。この時、上記ゲート電極5に印加された電圧Vc によりチャンネル領域4Cの図中上部にホールが誘起され、このホールによりドレイン電流Ip すなわちリーク電流がわずかに流れるが、上記第2ドレイン電極2に印加される電圧Vcsにより形成されたチャンネル10によってホールの

チャンネル領域4Cは遊通状態あるいは非導通状態とされる。また、第2ドレイン電極2にも電圧 Vps が印加されるため、この電圧Vpsによりチャンネル領域4C中の該第2ドレイン電径2と対向 する部分に電子が誘起され、ゲート電圧Vc により形成されるチャンネルとは別のチャンネル10 が形成され反転層が形成されたよりになる。

ゲート電極5に正のゲート電圧Vcを印加した場合には、該ゲート電圧Vcによりチャンネル領域4Cの図中上部にチャンネルが形成され該チャンネル領域4Cの図中上部はチャンネルではとなる。そして、上記第2ドレイン電極2に印加された電圧Vpsにより誘起されたチャンネル10の分だけ見かけ上のチャンネル及した。は実際のチャンネル及したりもしくなる。すなわち、見かけ上のチャンネル及したは、ソース領域4Sとチャンネル10間の長さしたといレイン領域4Dとチャンネル10間の長さしたの和に略等しくなる(Lo ~ Li + Li)。従って、導通状態におけるチャンネル領域4Cのいわばた

流れが阻止されるため、該リーク電流は従来と比べ第5図に示すように減少する。

このように、本実施例の電界効果型トランジス タでは、ゲート電極5よりも長さが短かい第2ド レイン電篷2が、絶緑膜3とチャンネル領域4C を介して該ゲート電極5と対向するように形成さ れており、該第2ドレイン電極2がドレイン電極 8と接続されている。このため、ゲート電極5に 正のゲート電圧Vcを印加した場合には、見かけ 上のチャンネル長 Lo は 実際 のチャンネル 長しょ りも短かくなり、相互コンダクタンス gm の値は 大きくなる。従って、従来と比ペチャンネル幅W を短かくしても相互コンダクタンス gm の値を所 定値に保つことができ、素子形成面積を小さくす ることができる。また、相互コンダクタンスgm の値が大きくなったことにより、トランジスタの 応答速度が速くなるとともに、電源電圧が小さく て済むという利点も得られる。

一方、ゲート電極 5 に負のゲート電圧 V_c を印加した場合には、該ゲート電圧 V_c により誘起さ

れたホールの流れが第2ドレイン電極2に印加される電圧 Vps により形成されたチャンネル10によって阻止されるため、従来と比べリーク電流を被少させることができる。

〔発明の効果〕

上述した実施例の説明から明らかなように、本発明によれば、ゲート電極の長さより短い電極がチャンネル領域と絶縁膜を介して弦ゲート電極と対向配置され、かつ該電極がドレイン領域と接続されているため、相互コンダクタンス分ののではないなくすることなく電界効果型トランジスタの素子形成面積を小さくすることができる。また、Nチャンネル型の電界効果型トランジスタにおけるリーク電流を減少させることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例である電界効果型トランジスタを模式的に示す断面図、第2図ないし第4図は上記実施例の電界効果型トランジスタの製造工程を順に示す概略断面図、第5図はゲート電圧Vcに対するドレイン電流Ipの変化を示す

伝達特性図である。

1 …絶縁性基板 2 …第 2 ドレイン電極

3 … 絶縁膜 4 S … ソース領域


4 D… ドレイン領域 4 C …チャンネル領域

5…ゲート電極 6…ゲート絶縁膜

特 許 出 願 人 ソニー株式会社

代理人 弁理士 小 他 晃

同 田村 榮 -



-392-

